|
|
KEI/SYS2
Synthesis of electronic systems 2
Guarantors: Doc. Dr. Ing. Vjačeslav Georgiev
|
|
|
|
Course annotation
KEI/SYS2
-IS/STAG
Introduction to the design of electronic circuits and systems. Introduction to a methodology of the design of electronic circuits and systems with emphasis on low power consumption.Introduction to the testable design and relations between the testability, the maintainability and the price. |
|
|
|
|
1. |
Pasivní součastky a jejich důležité parametry |
2. |
Aktivní součastky a jejich důležité parametry |
3. |
Filosofie systémů s nízkou spotřebou |
4. |
Technologické metody snižování spotřeby digitálních elektronických obvodů |
5. |
Strukturální metody snižování spotřeby digitálních elektronických obvodů |
6. |
Metody snižování spotřeby analogových elektronických obvodů |
7. |
Historie a struktura jazyka VHDL-AMS |
8. |
Simulace smíšených analogových a digitálních elektronických obvodů (VHDL-AMS) |
9. |
Simulace Embedded systémů (VHDL-AMS, tvorba modelů) |
10. |
Otázky testovatelnosti, digitální obvody - kombinační |
11. |
Otázky testovatelnosti, digitální obvody - sekvenční, JTAG |
12. |
Metody generování testů |
13. |
Přístrojová technika pro testování |
Last updated:
17.04.2021
|
|
|
|
|
Podklady k přednáškám
Documents are accessible only to registered users or students on the course.
|
|
|
|
|