Zkouška je vyhlášena ve STAG, ke zkoušce je třeba přinést zprávu o řešení semestrálního projektu a model v jazyce VHDL AMS. Zkouška je ústní