|
|
Hlavní nabídka Prohlížení IS/STAG
Nalezené předměty, počet: 1
Stránkování výsledků vyhledávání
Nalezeno 1 záznamů
Export do Xls
Informace o předmětu
KEI / PLO
:
Popis předmětu
Pracoviště / Zkratka
|
KEI
/
PLO
|
Akademický rok
|
2024/2025
|
Akademický rok
|
2024/2025
|
Název
|
Programovatelné logické obvody
|
Způsob zakončení
|
Zkouška
|
Způsob zakončení
|
Zkouška
|
Akreditováno / Kredity
|
Ano,
4
Kred.
|
Forma zakončení
|
Kombinovaná
|
Forma zakončení
|
Kombinovaná
|
Rozsah hodin
|
Přednáška
2
[HOD/TYD]
Cvičení
2
[HOD/TYD]
|
Zápočet před zkouškou
|
Ano
|
Zápočet před zkouškou
|
Ano
|
Automatické uznávání zápočtu před zkouškou
|
Ano v případě předchozího hodnocení 4 nebo nic.
|
Počítán do průměru
|
ANO
|
Vyučovací jazyk
|
Čeština, Angličtina
|
Obs/max
|
|
|
|
Automatické uznávání zápočtu před zkouškou
|
Ano v případě předchozího hodnocení 4 nebo nic.
|
Letní semestr
|
0 / -
|
0 / -
|
0 / -
|
Počítán do průměru
|
ANO
|
Zimní semestr
|
21 / -
|
1 / -
|
0 / -
|
Opakovaný zápis
|
NE
|
Opakovaný zápis
|
NE
|
Rozvrh
|
Ano
|
Vyučovaný semestr
|
Zimní semestr
|
Vyučovaný semestr
|
Zimní semestr
|
Minimum (B + C) studentů
|
10
|
Volně zapisovatelný předmět |
Ano
|
Volně zapisovatelný předmět
|
Ano
|
Vyučovací jazyk
|
Čeština, Angličtina
|
Počet dnů praxe
|
0
|
Počet hodin kontaktní výuky |
|
Hodnotící stupnice |
1|2|3|4 |
Periodicita |
každý rok
|
Hodnotící stupnice pro zp. před zk. |
S|N |
Periodicita upřesnění |
|
Základní teoretický předmět |
Ne
|
Profilující předmět |
Ano
|
Základní teoretický předmět |
Ne
|
Hodnotící stupnice |
1|2|3|4 |
Hodnotící stupnice pro zp. před zk. |
S|N |
Nahrazovaný předmět
|
KAE/PLO
|
Vyloučené předměty
|
Nejsou definovány
|
Podmiňující předměty
|
Nejsou definovány
|
Předměty informativně doporučené
|
Nejsou definovány
|
Předměty,které předmět podmiňuje
|
KEI/SNEAP
|
Graf četnosti udělených hodnocení studentům napříč roky:
Obrázek PNG
,
XLS
|
Cíle předmětu (anotace):
|
Cílem předmětu je seznámit studenty se základy architektur CPLD a FPGA různých výrobců, s funkcí a použitím programovatelných logických obvodů, se základy jazyka VHDL. Dále seznámit studenty popisem základních prvků číslicového systému jazykem VHDL (popis log. hradel, multiplexerů, klopných obvodů, pamětí RAM a ROM, stavových automatů, RTL popis, synchronní návrh). Dále seznámit studenty s návrhem a verifikací číslicového systému v jazyce VHDL funkční a časovou simulací, a dále praktickým ověřením návrhu v obvodu FPGA.
|
Požadavky na studenta
|
Požadavky ke zkoušce:
Zápočet: absolvování laboratorních cvičení, prezentace samostatné práce.
Zkouška: znalost látky z přednášek i cvičení, schopnost znalosti použít.
|
Obsah
|
1. Úvod, prog. log. obvody, vývojové generace PLD obvodů, realizace log. funkcí v PLD., architektura SPLD
2. Architektury CPLD a FPGA. Základy jazyka VHDL, syntaxe, entita, architektura, postup návrhu
3. Paralelní příkazy - výrazy nepodmíněné, podmíněné a výběrové, komponenty, procesy
4. MUX (when-else, with-select, process-case), sekvenční příkazy, procesy, citlivostní seznam, wait
5. Popis klopných obvodů RS, D, parametrizovatelný kód pomocí generate, loop
6. Statická časová analýza, specifikace vlastností a požadavků na návrh z hlediska časování (SDC)
7. Realizace pamětí (asynchronní/ synchronní ROM, jedno a dvou bránová RAM, FIFO)
8. Automatizované test benche, sériový vysílač a přijímač (USART)
9. Architektury a vlastnosti moderních obvodů typu FPGA
10. Atributy typů, podtypů, polí, signálů a entit, uživatelem definované atributy
11. Knihovny balíčků (package), knihovna parametrizovatelných modulů (LPM 2 0 0), práce se soubory
12. Popis stavových automatů Moorova a Mealyho typu ve VHDL, standard VHDL 2008
13. Zásady návrhu číslicových obvodů, výměna dat mezi různými časovými doménami
14. Realizace a použití softwarových procesorů v obvodech FPGA
|
Aktivity
|
|
Studijní opory
|
|
Garanti a vyučující
|
|
Literatura
|
-
Základní:
Pinker, Jiří; Poupa, Martin. Číslicové systémy a jazyk VHDL. Praha : BEN - technická literatura, 2006. ISBN 80-7300-198-5.
-
Rozšiřující:
Slidy přednášek předmětu PLO
(Poupa Martin)
-
Doporučená:
Šťastný, Jakub. FPGA prakticky : realizace číslicových systémů pro programovatelná hradlová pole. 1. vyd. Praha : BEN - technická literatura, 2010. ISBN 978-80-7300-261-9.
-
Doporučená:
Ashenden, Peter J. The designer's guide to VHDL. Third edition. 2008. ISBN 978-0-12-088785-9.
-
Doporučená:
Rushton, Andrew. VHDL for logic synthesis. 2nd ed. Chichester : John Wiley & Sons, 2000. ISBN 0-471-98325-X.
-
Doporučená:
Skahill, Kevin. VHDL for programmable logic. Reading : Addison-Wesley, 1996. ISBN 0-201-89573-0.
-
Doporučená:
Ashenden, Peter J.; Lewis, Jim. VHDL-2008 : just the new stuff. Amsterdam : Elsevier/Morgan Kaufmann, 2008. ISBN 978-0-12-374249-0.
-
On-line katalogy knihoven
|
Časová náročnost
|
Všechny formy studia
|
Aktivity
|
Časová náročnost aktivity [h]
|
Příprava na dílčí test [2-10]
|
2
|
Příprava prezentace (referátu) [3-8]
|
2
|
Projekt individuální [40]
|
20
|
Praktická výuka [vyjádření počtem hodin]
|
26
|
Příprava na zkoušku [10-60]
|
30
|
Kontaktní výuka
|
26
|
Celkem
|
106
|
|
Předpoklady
|
Odborné znalosti - pro úspěšné zvládnutí předmětu se předpokládá, že je student před zahájením výuky schopen: |
popsat logické členy, dekodéry, multiplexery, prioritní obvody
|
popsat obvody pro základní aritmetické operace |
popsat klopné obvody, čítače, registry, digitální fázový závěs |
popsat paměti RAM, ROM, statické, dynamické, SDRAM, speciální typy pamětí - LIFO, FIFO, dvojbránová |
popsat konečné stavové automaty |
popsat zřetězené zpracování, synchronizaci |
popsat hazardy a principy jejich odstranění |
Odborné dovednosti - pro úspěšné zvládnutí předmětu se předpokládá, že student před zahájením výuky dokáže: |
porozumět funkci číslicového obvodu |
navrhnout základní číslicové obvody |
analyzovat složité číslicové systémy |
algoritmizace |
formátování kódu |
Obecné způsobilosti - před zahájením studia předmětu je student schopen: |
mgr. studium: samostatně a odpovědně se na základě rámcového zadání rozhodují v souvislostech jen částečně známých, |
mgr. studium: samostatně získávají další odborné znalosti, dovednosti a způsobilosti na základě především praktické zkušenosti a jejího vyhodnocení, ale také samostatným studiem teoretických poznatků oboru., |
|
Výsledky učení
|
Odborné znalosti - po absolvování předmětu prokazuje student znalosti: |
popsat architekturu obvodů CPLD a FPGA |
popsat syntaxi jazyka VHDL |
Odborné dovednosti - po absolvování předmětu prokazuje student dovednosti: |
používat jazyk VHDL pro popis, simulaci a syntézu číslicových obvodů |
používat simulátor jazyka VHDL |
používat návrhový systém pro syntézu do obvodů FPGA a CPLD |
navrhnout několik příkladů, které ověří simulací a praktickou realizací v obvodu FPGA |
|
Hodnoticí metody
|
Odborné znalosti - odborné znalosti dosažené studiem předmětu jsou ověřovány hodnoticími metodami: |
Písemná zkouška, |
Ústní zkouška, |
Seminární práce, |
Odborné dovednosti - odborné dovednosti dosažené studiem předmětu jsou ověřovány hodnoticími metodami: |
Seminární práce, |
Demonstrace dovedností (praktická činnost), |
|
Vyučovací metody
|
Odborné znalosti - pro dosažení odborných znalostí jsou užívány vyučovací metody: |
Přednáška založená na výkladu, |
Laboratorní praktika, |
Řešení problémů, |
Přednáška s aktivizací studentů, |
Samostatná práce studentů, |
Prezentace práce studentů, |
Samostudium, |
Odborné dovednosti - pro dosažení odborných dovedností jsou užívány vyučovací metody: |
Přednáška založená na výkladu, |
Cvičení (praktické činnosti), |
Řešení problémů, |
Přednáška s aktivizací studentů, |
Samostatná práce studentů, |
Samostudium, |
Prezentace práce studentů, |
|
|
|
|