Browse IS/STAG - Portál ZČU

Skip to page content
Website ZČU
Portal title page ZČU
Anonymous user Login Česky
HelpDesk - user support contact
Browse IS/STAG
Login Česky
HelpDesk - user support contact
  • My info
  • Study
My portal
Welcome
Webmail JIS
JISSouhlas koloběžky
Browse IS/STAG Applicant
Information for applicantsElectronic applicationECTS arrivalsCourse catalog
Graduate
Getting startedAlumni ClubAbsolvent - website
Courseware
CoursewareCourses by Faculties

1st level navigation

  • My info
  • Study

2nd level navigation

  • Browse IS/STAG
  • Applicant
  • Graduate
  • Courseware
User disconnected from the portal due to long time of inactivity.
Please, click this link to log back in
(sessions are disconnected after 240 minutes of inactivity. Note that mobile devices may get disconnected even sooner).

Browse IS/STAG (S025)

Help

Main menu for Browse IS/STAG

  • Programmes and specializations.
  • Courses
  • Departments
  • Lecturers
  • Students
  • Examination dates
  • Timetable events
  • Theses, selected item
  • Pre-regist. study groups
  • Rooms
  • Rooms – all year
  • Free rooms – Semester
  • Free rooms – Year
  • Capstone project
  • Times overlap
  •  
  • Title page
  • Calendar
  • Help

Search for a Thesis

Print/export:  Data export to PDF format - which you can print easily... Bookmark this link in your browser so that you may quickly load this IS/STAG page in the future.
Not logged-in user will see only submitted theses.
Only logged-in user will see student personal numbers.

Dates found, count: 1

Search result paging

Found 1 records Print Export to xls List URL
  Surname Name Title Thesis status   Supervisors Reviewers Type of thesis Date of def. Title
Student Type of thesis - - - - - - - - - -
Item shown in detail PILNÝ Includes the selected person into the timetable overlap calculation. Ondřej Multilevel converters Multilevel converters Thesis finished and defended successfully (DUO).   Drábek Pavel Fořt Jiří Master's thesis 1401314400000 29.05.2014 Multilevel converters Thesis finished and defended successfully (DUO).
Ondřej PILNÝ Master's thesis 0XX 0XX 0XX 0XX 0XX 0XX 0XX 0XX 0XX 0XX

Thesis info Víceúrovňové měniče

  • Basic data
The document you are accessing is protected by copyright law. Unauthorised use may lead to criminal sanctions.
Name PILNÝ Ondřej Includes the selected person into the timetable overlap calculation.
Acad. Yr. 2013/2014
Assigning department KEV
Date of defence May 29, 2014
Type of thesis Master's thesis
Thesis status Thesis finished and defended successfully (DUO). Thesis finished and defended successfully (DUO).
Completeness of mandatory entries - The following mandatory fields are not filled in for this Thesis.: Title in English
Main topic Víceúrovňové měniče
Main topic in English Multilevel converters
Title according to student Víceúrovňové měniče
English title as given by the student -
Parallel name -
Subtitle -
Supervisor Drábek Pavel, doc. Ing. Ph.D.
Reviewer Fořt Jiří, Ing. Ph.D.
Annotation Cílem této diplomové práce je seznámení čtenáře se základními topologiemi víceúrovňových měničů a následnou simulací dvou vybraných. Popisovanými topologiemi jsou kaskádní víceúrovňové měniče, víceúrovňové měniče s upínacími diodami, víceúrovňové měniče s plovoucími kondenzátory a v neposlední řadě modulární víceúrovňové měniče (M2LC). Dále diplomová práce obsahuje výsledky simulací provedených s tříúrovňovým měničem s upínacími diodami a tříúrovňovým měničem s plovoucími kapacitami. U simulace tříúrovňového měniče s upínacími diodami byla provedena analýza obsahu vyšších harmonických ve výstupním fázovém napětí zátěže v závislosti na použité pulzně šířkové modulaci. Pomocí vytvořených simulací v programu Matlab/Simulink a nadstavbové knihovny PLECS byly simulovány vybrané dynamické jevy jako například rozběh, skoková změna zátěže, skoková změna napájecího napětí a náhlý výpadek napájecího napětí.
Annotation in English The aim of this thesis is to introduce readers to basic topologies of multilevel converters and simulation of two selected converters. The described topologies are cascade multilevel converters , diode clamped multilevel converters, flying capacitor multilevel converter and at last a modular multilevel converter ( M2LC ). This work introduce the results of simulations performed with the three-level diode clamped converters and three-level flying capacitor converters. In three-level diode clamped converters simulation is analyzed content of harmonics in the load output phase voltage depending on the pulse width modulation. Using the generated simulation in Matlab/Simulink and extension library PLECS are simulated selected events such as acceleration, dynamic load change, dynamic change of voltage supply and the sudden failure of voltage supply.
Keywords Víceúrovňový měnič, Víceúrovňový měnič s upínacími diodami, Víceúrovňový měnič s plovoucími kapacitami, Pulzně šířková modulace, PWM
Keywords in English Multilevel Converter, Diode Clamped Multilevel Converter, Flying Capacitor Multilevel Converter, Pulse width modulation, PWM
Length of the covering note 43 s.
Language CZ
Annotation
Cílem této diplomové práce je seznámení čtenáře se základními topologiemi víceúrovňových měničů a následnou simulací dvou vybraných. Popisovanými topologiemi jsou kaskádní víceúrovňové měniče, víceúrovňové měniče s upínacími diodami, víceúrovňové měniče s plovoucími kondenzátory a v neposlední řadě modulární víceúrovňové měniče (M2LC). Dále diplomová práce obsahuje výsledky simulací provedených s tříúrovňovým měničem s upínacími diodami a tříúrovňovým měničem s plovoucími kapacitami. U simulace tříúrovňového měniče s upínacími diodami byla provedena analýza obsahu vyšších harmonických ve výstupním fázovém napětí zátěže v závislosti na použité pulzně šířkové modulaci. Pomocí vytvořených simulací v programu Matlab/Simulink a nadstavbové knihovny PLECS byly simulovány vybrané dynamické jevy jako například rozběh, skoková změna zátěže, skoková změna napájecího napětí a náhlý výpadek napájecího napětí.
Annotation in English
The aim of this thesis is to introduce readers to basic topologies of multilevel converters and simulation of two selected converters. The described topologies are cascade multilevel converters , diode clamped multilevel converters, flying capacitor multilevel converter and at last a modular multilevel converter ( M2LC ). This work introduce the results of simulations performed with the three-level diode clamped converters and three-level flying capacitor converters. In three-level diode clamped converters simulation is analyzed content of harmonics in the load output phase voltage depending on the pulse width modulation. Using the generated simulation in Matlab/Simulink and extension library PLECS are simulated selected events such as acceleration, dynamic load change, dynamic change of voltage supply and the sudden failure of voltage supply.
Keywords
Víceúrovňový měnič, Víceúrovňový měnič s upínacími diodami, Víceúrovňový měnič s plovoucími kapacitami, Pulzně šířková modulace, PWM
Keywords in English
Multilevel Converter, Diode Clamped Multilevel Converter, Flying Capacitor Multilevel Converter, Pulse width modulation, PWM
Research Plan
  1. Rešerže topologií víceúrovňových měničů.
  2. Sestavení simulačního modelu vybrané konfigurace měniče.
  3. Návrh algoritmů řízení a regulace.
  4. Simulace vybraných jevů.
Research Plan
  1. Rešerže topologií víceúrovňových měničů.
  2. Sestavení simulačního modelu vybrané konfigurace měniče.
  3. Návrh algoritmů řízení a regulace.
  4. Simulace vybraných jevů.
Recommended resources
  1. Určí vedoucí práce.
Recommended resources
  1. Určí vedoucí práce.
Týká se praxe No
Enclosed appendices 1 CD
Appendices bound in thesis -
Taken from the library Yes
Full text of the thesis
Thesis defence evaluation Very Good
Appendices
Reviewer's report
Supervisor's report
Defence procedure record -
Defence procedure record file